66AK2G12ABYT100
画像はあくまで参考です
製品仕様をご覧ください
製品仕様をご覧ください
595-66AK2G12ABYT100
66AK2G12ABYT100
メーカ：
詳細：
デジタル信号プロセッサおよびコントローラ - DSP、DSC High performance mul ticore DSP+Arm - 1x
デジタル信号プロセッサおよびコントローラ - DSP、DSC High performance mul ticore DSP+Arm - 1x
データシート:
在庫: 60
-
在庫：
-
60 すぐに出荷可能予期しないエラーが発生しました。後でもう一度お試しください。
-
工場リードタイム：
-
18 週間 表示されている時間を超える工場生産予定時間。
この製品は配送無料
価格 (JPY)
| 数量 | ユニット価格 |
合計 額
|
|---|---|---|
| ¥15,630.4 | ¥15,630 | |
| ¥13,080 | ¥130,800 | |
| ¥11,971.2 | ¥299,280 | |
| ¥11,256 | ¥1,350,720 | |
| 300 | 見積り |
データシート
Application Notes
- 66AK2G12 Power Estimation Tool
- 66AK2G12 Power Consumption Summary
- 66AK2G1x: EVMK2GX General-Purpose EVM Power Distribution Network Analysis
- 66AK2Gx Schematic Checklist (Rev. A)
- DDR3 Design Requirements for KeyStone Devices (Rev. C)
- Hardware Design Guide for KeyStone II Devices
- High-Speed Interface Layout Guidelines (Rev. H)
- How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A)
- Industrial Communication Protocols Supported on Sitara Processors (Rev. D)
- Industrial Communication Protocols Supported on Sitara™ Processors (Rev. C)
- Keystone Error Detection and Correction EDC ECC
- Keystone Error Detection and Correction EDC ECC (Rev. A)
- Keystone II DDR3 Debug Guide
- Keystone II DDR3 Initialization
- KeyStone II DDR3 interface bring-up
- Processor SDK RTOS Audio Benchmark Starter Kit
- PRU-ICSS Feature Comparison (Rev. D)
- PRU-ICSS Feature Comparison (Rev. E)
- SERDES Link Commissioning on KeyStone I and II Devices
- TI DSP Benchmarking
- Using DSPLIB FFT Implementation for Real Input and Without Data Scaling
Product Catalogs
- CAHTS:
- 8542310000
- USHTS:
- 8542310035
- TARIC:
- 8542319000
- ECCN:
- 5A992.C
