Lattice Semiconductor CertusPro™-NX汎用低電力FPGA
Lattice Semiconductor の CertusPro™-NX一般用途向け低電力FPGAは、最大8つのSERDESレーンを搭載しており、各レーンは最大10.3Gbpsをサポートします。パッケージサイズは9mm2 〜27 mm 2に対応しています。CertusPro-NX FPGAには、最大7.3Mbのオンチップメモリが搭載されており、LPDDR4に対応しています。28nm FD-SOIテクノロジーのソフトエラー率（SER）が低いため、Lattice Nexusプラットフォームデバイスは、クラスを代表する電力効率と高信頼性を実現しています。設計セキュリティには、堅牢なAES-256暗号化と組み合わせられたECDSAビットストリーム認証が含まれています。Lattice Semiconductor CertusPro-NX汎用低電力FPGAは、商業用、産業用、車載用（AEC-Q100認定）の温度グレードで用意されています。
特徴
- プログラム可能なアーキテクチャ
- 50k～100kのロジックセル
- sysDSP™ブロック内の96x～156xの乗算器（18 × 18）
- 3.8Mb～7.3Mbの組み込みメモリ（EBRおよびLRAMを含む）
- 170x～299xのプログラム可能なsysI/O（高性能で幅広いI/O）
- さまざまなインターフェイスをサポートするように設計されたプログラム可能なsysI/O
- ボトムのI/Oバンクでサポートされている高性能（HP）I/O
- 最大1.8V VCCIO に対応
- 混合電圧をサポート（1.0V、1.2V、1.5V、1.8V）
- 最大1.5Gbpsの高速差動
- LVDS、ソフトD-PHYトランスミッタ（Tx）/レシーバー（Rx）、LVDS 7:1 Tx/Rx、SLVS Tx/Rx、subLVDS Rxをサポート
- SGMII（Gbイーサネット）をサポート
- 2x チャンネル（Tx/Rx）@1.25Gbps
- DQSロジックによる専用のDDR3/DDR3LおよびLPDDR2/LPDDR4メモリのサポート、最大1066Mbpsのデータレート、×64ビットのデータ幅
- 左、右、上のI/Oバンクでワイドレンジ（WR）I/Oをサポート
- 最大3.3VのVCCIO に対応
- 混合電圧をサポート（1.2V、1.5V、1.8V、2.5V、3.3V）
- プログラム可能なスルーレート（低速、中速、高速）
- 制御されたインピーダンスモード
- エミュレートされたLVDSのサポート
- ホットソケットのサポート
- ボトムのI/Oバンクでサポートされている高性能（HP）I/O
- 組み込みSerDes
- チャネルあたり625Mbpsから最大10.3125Gbps（最大8個のチャネルを搭載）
- 複数のプロトコルPCをサポート
- PCIeハードIPをサポート
- Gen1、Gen2、Gen3
- エンドポイントとルートコンプレックス
- マルチ機能最大4x機能
- 最大4本のレーン
- イーサネット
- 10GBASE-R ＠ 10.3125Gbps
- SGMII @ 1.25Gbpsおよび2.5Gbps
- 1レーンあたりXAUI ＠ 3.125Gbps
- SLVS-EC ＠ 1.25Gbps、2.5Gbps、5Gbps
- DP/eDP ＠ 1.62Gbps（RBR）、2.7Gbps（HBR）、5.4Gbps（HBR2）、8.1Gbps（HBR3）
- CoaXPress ＠ 1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps
- 複数のデータレートでの汎用8b10b
- SerDes専用モードによって、FPGAロジックとの8ビットまたは10ビットの直接インターフェイスが実現
- 低電力モードおよび高性能モード
- ユーザーが選択可能
- 低エネや熱に関する課題に対応する低電力モード
- より高速の処理に対応する高性能モード
- 小型フットプリントのパッケージオプション、9mm x 9mm～27mm x 27mmのパッケージサイズ
- HP I/OでSGMIIをサポートする最大1.25Gbpsのクロックデータリカバリ（CDR）チャネル 2個
- Rx用CDR
- 8b/10bデコーディング
- 各CDRブロックの独立したロック喪失（LOL）検出器
- sysCLOCK™アナログPLL
- 50k LCで3x、100k LCで4x
- PLLあたり6個の出力
- フラクショナルN
- プログラム可能で動的な位相制御
- スペクトラム拡散クロッキングをサポート
- sysDSP拡張DSPブロック
- 強化された前置加算器
- AI/MLサポートのための動的シフト
- 4つの18 x 18、8つの9 x 9、2つの18 x 36、または36 x 36の乗算器
- sysDSPブロックあたり18 x 36、2つの18 x 18、または4つの8 x 8 の高度なMAC
- 柔軟性に富んだメモリリソース
- 最大3.7MbのsysMEM™の組み込みブロックRAM（EBR）が利用可能
- プログラム可能な幅
- エラー訂正コーディング（ECC）
- ファーストインファーストアウト（FIFO）
- 344-kbits～639-kbitsの分散型RAM
- 大型RAMブロック
- 1ブロックあたり0.5Mbits
- デバイスあたり最大7倍（合計3.5Mbit）
- 内部バスインターフェイスサポートの
- APB制御バス
- データバス用のAHB-Lite
- AXI4ストリーミング
- 高速で安全な構成
- 1x、2x、4xの最大150MHzのSPI、マスタおよびスレーブのSPIサポート
- JTAG
- I2C、およびI3C
- インスタントオンサポートのための超高速I/O構成（初期のI/Oリリース機能を使用）
- LFCPNX-100デバイスに対して30ミリ秒未満の完全なデバイス構成
- 暗号化エンジン
- AES-256を使用したビットストリーム暗号化
- ECDSAを使用したビットストリーム認証
- ハッシュアルゴリズム、SHA、HMAC
- 真の乱数ジェネレータ
- AES 128/256暗号化
- シングルイベントアップセット（SEU）軽減サポート
- FD-SOIテクノロジーによる極めて低いソフトエラー率（SER）
- ソフトエラー検出、組み込みハードマクロ
- ソフトエラー訂正、ユーザ設計動作に対する透過性
- ソフトエラー注入、SEUイベントをエミュレートしてシステムエラー処理をデバッグ
- デュアルADC、1MSPS、12ビット逐次比較レジスタ（SAR）、同時サンプリング、3個の連続時間コンパレータ
- システムレベルのサポート
- IEEE 1149.1およびIEEE 1532に準拠
- Reveal Logic Analyzer
- デバイスの初期化と一般的な使用を目的とするオンチップ発振器
- 1.0Vコア電源
アプリケーション
- スマートSFP+および光モジュール
- コントロールプレーンのセキュリティおよびハードウェア管理
- マシンビジョン
- フレームグラバ
- スマートカメラAI処理
ブロック図
ビデオ
Technical Notes
ホワイトペーパー
関連プラットフォーム
Lattice Semiconductor Nexusプラットフォーム
低消費電力、高い信頼性、高性能設計を可能にします。
ボード
Lattice Semiconductor CertusPro™-NXセンサイーサネットブリッジボード
このシステムは、CertusPro-NX-100 FPGAおよびCrossLink-NX-17を搭載しており、イーサネット経由でホストシステムに出力を提供します。
公開: 2023-09-05
| 更新済み: 2025-03-24