Analog Devices Inc. AD9699 14ビット3GSPSアナログ・デジタル・コンバータ

このADCコアは、マルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力を特長としています。リファレンス電圧を集積しているため設計が容易です。アナログ入力とクロック信号は、差動入力です。ADCデータ出力は、クロスバー・マルチプレクサ（mux）を使用して4台のデジタル・ダウンコンバータ（DDC）に内部接続されています。各DDCは、最大5つのカスケード接続された信号処理段、48ビット周波数変換器（数値制御発振器（NCO）、最大4つのハーフバンドデシメーションフィルタで構成されています。NCOは、汎用入力/出力（GPIO）ピンからプリセット・バンドを選択でき、最大3つの帯域を選択できます。DDCモード間でのAD9699の動作は、シリアル・ペリフェラル・インターフェイス（SPI）プログラマブル・プロファイルから選択できます。

AD9699には、DDCブロックに加えて、通信レシーバの自動ゲイン制御（AGC）機能を簡素化する複数の機能があります。プログラマブル閾値検出器を使用すると、ADCのレジスタ0x0245の高速検出制御ビットを使用して、受信信号電力を監視できます。入力信号レベルがプログラマブル閾値を超えると、高速検出インジケータが高くなります。この閾値インジケータには低レイテンシがあるため、ユーザーはシステムゲインをすぐに下げて、ADC入力でのオーバーレンジ状態を回避できます。高速検出出力に加えて、AD9699には信号監視機能も備わっています。信号監視ブロックは、ADCによってデジタル化される信号に関する追加情報を提供します。

ユーザーは、受信ロジック・デバイスの許容レーン・レートのDDC構成に応じて、さまざまな1レーン、2レーン、4レーン、8レーン構成でサブクラス1 JESD204Bベースの高速シリアル出力を構成できます。マルチデバイス同期は、SYSREF±およびSYNCINB±入力ピンを介してサポートされています。AD9699には、柔軟性に富んだパワーダウン・オプションがあり、必要に応じて大幅な省電力が可能です。これらのすべての機能は、3-wire SPIを使用してプログラミングできます。Analog Devices Inc. AD9699は、無鉛、12mm × 12mm、196ボールBGAでご用意があり、−40°C～+85°Cの周囲温度範囲に指定されています。