Analog Devices Inc. ADSP-2157xデジタル信号プロセッサ
Analog Devices ADSP-SC57xデジタル信号プロセッサは、Analog Devices Super Harvardアーキテクチャ(SHARC®)を特徴とするデジタル信号プロセッサの単一命令・複数データ(SIMD)ファミリの一部です。32ビット/40ビット/64ビット浮動小数点プロセッサは、高性能オーディオ/浮動小数点アプリケーションを対象に最適化されており、大型オンチップ・スタティック・ランダムアクセス・メモリ(SRAM)、入力/出力(I/O)ボトルネックを排除する複数の内部バス、デジタル・オーディオ・インターフェイス(DAI)が備わっています。SHARC+®コアに対するこれらの追加機能には、以前のSHARC®製品との命令セット互換性を維持しながら、キャッシュの機能強化と分岐予測があります。特徴
- デュアル強化されたSHARC+®高性能浮動小数点
コア - SHARC+®コアあたり最大500MHz
- 1コアあたり最大3MB(384KB)L1 SRAMメモリ(パリティ搭載)
- (キャッシュとして設定するオプション機能)
32ビット、40ビット、64ビット浮動小数点サポート - 32ビット固定小数点
- バイト、ショート・ワード、ロング・ワード対応
- ARM Cortex-A5コア
- 500MHz/800DMIPS(NEON/VFPv4-D16/Jazelle搭載)
- 32KB L1命令キャッシュで、パリティ/32KB L1データ・キャッシュを装備
(パリティ搭載) - 256KB L2キャッシュ(パリティ搭載)
- 強力なDMAシステム
- オンチップ・メモリ保護
- 統合安全機能
- 17mm x 17mm 400ボールCSP_BGAと176ピンLQFP_EP、RoHS準拠
- 自動車用温度範囲全体での低システム電力
- 暗号ハードウェア加速度計
- IP保護を活用した高速セキュアブート
- ARM TrustZoneアクセラレータをサポート
- メモリ
- ECC保護付き大型オンチップL2 SRAM(最高1MB)
- 低システム電力用に最適化されたL3インターフェイス1台
- DDR3(1.5V対応DDR3L
- デバイスをサポート)、DDR2、またはLPDDR1 SDRAMデバイスを対象とした16ビット・インターフェイス
ブロック図
公開: 2018-12-28
| 更新済み: 2023-02-14
