ISSI IS25WP512M & IS25LP512MシリアルNORフラッシュ
ISSI IS25WP512M & IS25LP512MシリアルNORフラッシュは、高い柔軟性と性能を備えた汎用性の高いストレージソリューションで、シンプルなピン数パッケージに収められています。このデバイスは、限られたスペース、低ピン数、低電力消費を必要とするシステムを対象としています。シリアルデータ入力(SI)、シリアルデータ出力(SO)、シリアルクロック(SCK)、チップイネーブル(CE#)ピンで構成される4線式SPIインターフェースを介してアクセスされ、複数I/Oとしての役割を果たすよう設定することも可能です。デバイスはデュアルおよびクアッドI/O、スタンダード、デュアル出力、クアッド出力SPIをサポートします。最大133MHzのクロック周波数は、最大532MHz(133MHz x 4)という同等のクロック率が可能で、この数値は66.5MB/sと同等となります。メモリアレイは256/512バイトのプログラム可能なページに分類されます。特徴
- 業界標準シリアルインターフェース
- IS25LP512M: 512Mbit/64Mbyte
- IS25WP512M: 512Mbit/64Mbyte
- 3または4バイトアドレッシングモード
- 標準SPI、高速、デュアル、デュアルI/O、クワッド、クワッドI/O、SPI DTR、デュアルI/O DTR、クワッドI/O DTR、およびQPIをサポート
- ソフトウェアとハードウェアのリセット
- シリアルフラッシュディスカバブルに対応
- パラメータ(SFDP)
- 高性能シリアルフラッシュ(SPI)
- 80MHzの通常読取
- 最大133Mhzの高速読取
- 最大80MHz DTR(デュアル転送レート)
- 532Mb/sの同等スループット
- 選択可能なダミーサイクル
- 設定可能なドライブ強度
- 0~3 SPIモードをサポート
- 100,000回以上の消去/プログラムサイクル
- 20年以上のデータ保管
- 柔軟で効率的なメモリアーキテクチャ
- 均一なセクタ/ブロック消去のチップ消去(4/32/64KBまたは4/32/256 KB)
- 1ページ当たり1~256のプログラムまたは512バイト
- プログラム/消去の中断と再開
- 効率的な読取とプログラムモード
- 低命令オーバーヘッド動作
- 連続読取8/16/32/64バイト
- バーストラップ
- 選択可能なバースト長
- 縮小命令オーバーヘッド用のQPI
- 自動ブート動作
- DTR動作でのデータ学習パターン
- 低消費電力と広範な温度範囲
- 単電源: IS25LP: 2.30V~3.60VおよびIS25WP: 1.65V~1.95V
- 7mAのアクティブ読取電流
- 10µAのスタンバイ電流
- 1µAのディープパワーダウン
- 温度グレード:
- 拡張: -40°C~+105°C
- 自動グレード (A3): -40°C~+125°C
- 高度なセキュリティ保護
- ソフトウェアとハードウェアの書込保護
- 高度なセクター/ブロック保護
- トップ/ボトムブロック保護
- 電源供給ロック保護
- OTPユーザロック可能ビットを備えた4x256バイト専用セキュリティエリア
- 各デバイス用の128ビットの固有ID(コールファクトリ)
アプリケーション
- インストルメントクラスタ
- インフォテインメントコンソール
- テレマティクス
- 安全システム(ADAS)
- スマートTV STB
- HDD
- プリンタ
- ゲーム機
- 産業用制御装置
- 医療機器
- 軍事および航空宇宙
- ワイヤレスアクセスポイント
- 4G LTE基地局
- ルータとスイッチ
- ホームネットワーキング
- エネルギースマートグリッド管理
ブロック図
公開: 2018-12-14
| 更新済み: 2026-02-02
