Lattice Semiconductor MachXO4™フィールドプログラマブルゲートアレイ

Lattice Radiant™ソフトウェアを使用すると、生産性の高い設計を強化できます。本ソフトウェアは、業界をリードするRTL合成、統合された設計データベース、高度スクリプト機能、最先端のGUI、タイミング解析、組み込みロジックアナライザを備え、大規模な設計や複雑な設計をサポートしています。Latticeは、MachXO4™ファミリ向けに事前設計されたIPモジュールも幅広く提供しています。

MachXO4デバイスのコアはPFUブロックで構成されており、ロジック、算術、分散型RAM、分散型ROM機能を実行するようにプログラムできます。各PFUブロックは、0～3の番号が付けられた4つの相互接続されたスライスで構成されています。各スライスには、2つのLUTと2つのレジスタが含まれています。各PFUブロックには、53個の入力と25個の出力が紐付けられています。

スライス0～3には、2つのレジスタに供給する2つのLUT4が含まれています。スライス0～2は、分散型メモリとして構成できます。制御ロジックは、セット/リセット機能（同期式/非同期式としてプログラム可能）、クロック選択、チップ選択、より広範なRAM/ROM機能を実行します。スライス内のレジスタは、ポジティブ/ネガティブエッジトリガ、またはレベル応答クロックとして構成できます。すべてのスライスは、ルーティングから15個の入力と、キャリーチェーン（隣接するスライスまたはPFUから）から1個の入力を持ちます。ルーティング用6個、（隣接するPFUへの）チェーン接続用1個、の合計7個の出力があります。

MachXO4 PLLは、ユーザーロジックから動的に変更される分周値などのPLL設定が可能になるWISHBONEポート機能を搭載しています。この機能を使用する場合は、WISHBONEポートへのアクセスを可能にするために、EFBブロックも設計時にインスタンス化する必要があります。動的な位相調整と同様に、PLLの設定がWISHBONEポート経由で更新されると、PLLはロックを失い、tLOCKパラメータが満たされるまで再ロックしない可能性があります。