Microchip Technology SAMA5D2システムインパッケージ(SIP)MPU
Microchip SAMA5D2システムインパッケージ(SiP)MPUには、最高1 Gbit DDR2 SDRAMあるいは最高2Gbit LPDDR2 SDRAMが備わっており、1つのパッケージに収められています。SAMA5D2 SiPには、Arm® Cortex®-A5プロセッサ・ベースのSAMA5D2 MPUが統合されており、DDR2-SDRAMまたはLPDDR2-SDRAMが搭載されています。SAMA5D2は、高性能と超低消費電力を実現しており、PCB配線の複雑性が特徴で、結果的にエリア数と層数が少なくなっています。EMI、ESD、シグナル・インテグリティのための設計を促進することによって、ボード設計がさらに簡単で堅牢になります。DDR2-SDRAMメモリ・サイズとパッケージ・オプションは、128 Mbit TFBGA196、および512 Mbitまたは1 Gbit TFBGA289です。LPDDR2-SDRAMメモリ・サイズとパッケージ・オプションは、1Gbitおよび2Gbit TFBGA361です。より大きなオプションはLinux®の使用に適していますが、最小クラスのメモリサイズ/パッケージ・オプションは、小さなOSまたはベアメタルを使用するアプリケーションをターゲットとしています。
特徴
- Arm Cortex-A5コア
- ARMv7-Aアーキテクチャ
- Arm TrustZone®
- NEON™メディア処理エンジン
- 最大500MHz
- ETM/ETB 8キロバイト
- メモリアーキテクチャ
- メモリ管理装置
- 32Kbyte L1データキャッシュ、32Kbyte L1命令キャッシュ
- 内部SRAMとして使用するように構成できる128Kbyte L2キャッシュ
- DDR2-SDRAMメモリ最高1Gb
- LPDDR2-SDRAMメモリ最高2Gb
- 128Kbyteスクランブル内部SRAM 1個
- 160Kbyte内部ROM 1個
- 周辺機器
- 最大1024x768のLCD TFTコントローラ、4つのオーバーレイ、回転、後処理、アルファブレンディング、24ビット・パラレルRGB
- Raw Bayer、YCbCr、モノクロ、JPEG圧縮センサ・インターフェイス向けパラレル12ビット・インターフェイスが搭載されたM-pixelセンサ最高5台をサポートしているITU-R BT. 601/656/1120画像センサコントローラ(ISC)
- 2台の同期シリアルコントローラ(SSC)、2台のInter-ICサウンドコントローラ(I2SC)、1台のステレオClass Dアンプ
- 最高8 X-ラインと8 Y-ライン(64チャンネル容量タッチ)が搭載された周辺タッチコントローラ(PTC)1台
- 1台のパルス密度変調インターフェイス・コントローラ(PDMIC)
- 1個のUSB高速デバイスポート(UDPHS)、1個つのUSB高速ホストポートまたは2個のUSB高速ホストポート(UHPHS)
- 高速インターチップ(HSIC)インターフェイスが搭載されたUSB高速ホストポート1個
- 1つの10/100イーサネットMAC (GMAC)
- 2枚の高速メモリカードのホスト先:
- SDMMC0: SD 3.0、eMMC 4.51、8ビット
- SDMMC1: SD 2.0、eMMC 4.41、4ビットのみ
- 2つのマスター/スレーブ・シリアル・ペリフェラル・インターフェイス(SPI)
- 2つのクワッド・シリアル・ペリフェラル・インターフェイス(QSPI)
- 5つのFLEXCOM(USART、SPI、TWI)
- 5つのUART
- SRAMベースのメールボックスとイベントトリガ送信が備わっている2台のマスターCAN-FD(MCAN)コントローラ
- バックアップエリア(RXLP)での医療従事者向けUART 1個
- バックアップエリアでのアナログ・コンパレータ(ACC)1台
- I2CプロトコルおよびSMBUS(TWIHS)をサポートしている最大400Kbit/sの2線式インターフェイス(TWIHS)2台
- 2つの3チャンネル32ビット・タイマ/カウンタ(TC)、基本的なPWMモードに対応
- 1台のフル機能搭載4チャンネル16ビットパルス幅変調 (PWM) コントローラ
- 抵抗膜式タッチスクリーン機能が搭載された12チャンネル、12ビット、アナログ・デジタル・コンバータ(ADC)1台
- 安全
- ゼロ全力パワーオンリセット(POR)セル
- メイン水晶クロック障害検出器
- 書込保護レジスタ
- SHA256に基づいた整合性チェックモニタ(ICM)
- メモリ管理装置
- 独立型ウォッチドッグ
- システム実行最大166MHz
- リセット・コントローラ、シャットダウン・コントローラ、定期インターバル・タイマ、独立型ウォッチドッグ・タイマ、クロック・キャリブレーション付セキュア・リアルタイム・クロック(RTC)
- システム用の600~1200MHz PLL 1つ、USB高速要に最適化された480MHz PLL 1つ
- オーディオ用デジタル・フラクショナルPLL(11.2896MHzおよび12.288MHz)
- 内部低消費電力12MHz RCおよび32kHz標準RC
- 選択可能な32.768Hz低消費電力発振器と8~24MHz発振器
- 2つの16チャンネル 64ビットセントラルDMAコントローラ2台を含む51 DMAチャンネル
- 64ビット高度割込コントローラ(AIC)
- 64ビットセキュア高度割込コントローラ(SAIC)
- プログラマブル外部クロック信号3つ
- 低消費電力モード
- 高速ウェイクアップ機能が搭載された超低消費電力モード
- 5Kbyte SRAMとSleepWalking機能が搭載された低消費電力バックアップモード
- 最大9本のウェイクアップ・ピンからのウェイクアップ、UART受信、アナログ比較
- 高速ウェイクアップ機能
- セルフリフレッシュモードでのLPDDR2/DDR2-SDRAMが備わった、拡張バックアップモード
- セキュリティ
- 5Kbyteの内部スクランブルSRAM:
- 改ざん検出時に消去不可: 1Kbyte
- タンパ検出時に消去不可: 4Kbyte
- 256ビットのスクランブルおよび消去可能レジスタ
- スタティックまたはダイナミック侵入検出用の最大8本の改ざんピン(1)
- 特定のバージョンでの環境モニタ: 温度、電圧、周波数、アクティブダイシールド
- 安全なブートローダ
- LPDDR2/DDR2-SDRAMとQSPIメモリ (AESB) でのオンザフライのAES暗号化/復号化
- セキュリティ侵入に関するタイムスタンプを含むRTC
- 544ヒューズ・ビットのプログラマブル・ヒューズ・ボックス(JTAG保護とBMSを含む)
- 5Kbyteの内部スクランブルSRAM:
- ハードウェア暗号化
- SHA(SHA1、SHA224、SHA256、SHA384、SHA512): 180-2 FIPSパブに準拠
- AES: 256、192、128ビット・キー・アルゴリズム、FIPS PUB 197に準拠
- TDES: 2キーまたは3キー・アルゴリズム、FIPS PUB 46-3に準拠
- NIST Special Publication 800-22 Test SuiteおよびFIPS PUBs 140-2 and 140-3に準拠した真の乱数ジェネレータ(TRNG)
- 最大128 I/O
- セット/クリアレジスタを使用して完全にプログラム可能
- I/Oラインあたり最大8個の周辺機能の多重化
- 各I/Oラインは、周辺に割り当てたり汎用I/Oとして使用可能
- このPIOコントローラは、1回の書き込み動作で最大32ビット・データ出力を実現できる同期出力が特徴
ビデオ
View Results ( 6 ) Page
| 部品番号 | データシート | データ RAM サイズ | インタフェース タイプ |
|---|---|---|---|
| ATSAMA5D27C-LD2G-CU | ![]() |
2 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D27C-LD1G-CU | ![]() |
1 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D27C-LD1G-CUR | ![]() |
1 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D27C-LD2G-CUR | ![]() |
2 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D28C-LD1G-CUR | ![]() |
1 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D28C-LD2G-CUR | ![]() |
2 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
公開: 2019-03-01
| 更新済み: 2023-07-12

