Renesas Electronics 9DBL PCIe Zero-Delayバッファ
IDT 9DBL PCIe Zero-Dlayバッファは、PCIe Gen1-4コモンクロック（CC）システム対応の3.3Vデバイスです。 9DBLは、PCIe Gen2別個基準独立スプレッド（SRIS）システムにも対応しています。 このバッファによって、85Ωまたは100Ω伝送ラインへの直接接続が実現しており、統合出力終端の選択ができます。 9DBL PCIeゼロ遅延バッファは、ユーザ定義のパワーアップ時のデフォルトのSMBus構成を用いており、工場出荷時のプログラミングが可能です。
特徴
- Direct connection to 100Ω (xx41, xx42) or 85Ω (xx51, xx52) transmission lines
- SMBus-selectable features allow optimization to customer requirements:
- Control input polarity
- Control input pull up/downs
- Slew rate for each output
- Differential output amplitude
- Output impedance for each output
- 50MHz, 100MHz, or 125MHz operating frequency
- Customer defined SMBus power up default can be programmed into P1 device; allows exact optimization to customer requirements
- OE# pins; support DIF power management
- HCSL-compatible differential input; can be driven by common clock sources
- Spread Spectrum tolerant; allows reduction of EMI
- Pin/SMBus selectable PLL bandwidth and PLL Bypass; minimize phase jitter for each application
- Outputs blocked until PLL is locked; clean system start-up
- Device contains default configuration; SMBus interface not required for device operation
- Three selectable SMBus addresses; multiple devices can easily share an SMBus segment
- Space-saving 24-pin 4x4mm VFQFPN; minimal board space
アプリケーション
- Riser cards
- Storage
- Networking
- JBOD
- Communications
- Access points
公開: 2016-08-04
| 更新済み: 2022-10-05