Renesas Electronics 9ZXL1951Dクロックバッファ

IDT 9ZXL1951Dクロック・バッファは、第2世代の強化された高性能DB1900ZL派生バッファです。このクロック・バッファは、9ZXL1951Aに対するピン互換アップグレードで、位相ジッタ性能が大幅に改善しています。9ZXL1951Dバッファには、SMBus経由で構成できるOE#ピン8本が備わっており、最大16のデバイス19出力を制御できます。この9ZXL1951Dバッファは、6mm x 6mm QFNパッケージに格納されており、最大限の省スペースを目的としています。9ZXL1951Dバッファには、固定外部フィードバック機能が搭載されており、重要なQPI/UPIアプリケーションのための低ドリフトを維持できます。この9ZXL1951Dバッファは、サーバ、ストレージ、ネットワーク、SSDに適しています。

特徴

  • 85ΩZOUTが搭載されたLP-HCSL出力によって、76個の終端レジスタが不要になり、130mm2面積を節約
  • 最大16の出力を制御するように構成できるOE#ピン8本(簡単なパワーマネジメント向け)
  • 複数デバイスで同一のSMBusセグメントを共有するための、9つの選択可能SMBusアドレス
  • 選択可能なPLL BWによって、スケードPLLトポロジでのジッタピークを最小化
  • PLL帯域幅のハードウェア/SMBus制御、パワーサイクルなしのBypass変更モード
  • EMI低減のための入力クロックを拡散するトラックに対応できるスペクトラム拡散
  • 100MHz PLLモードUPIサポート
  • 外側の列のピンにDIF入力とDIF出力が備わっている簡単なボード配線
  • 6mm x 6mm 2列80-GQFN最小19-出力Zバッファ
  • サポートされているPCIeクロックアーキテクチャ:
    • コモンクロック(CC)
    • スペクトラム拡散あり/なしの独立したリファレンス(IR)
  • 出力機能:
    • 85Ω ZOUTがある19の低消費電力 (LP) HCSL出力ペア

仕様

  • サイクル毎のジッタ < 50ps
  • 出力対出力スキュー< 50ps
  • 0psで固定された入力対出力遅延
  • 入力対出力遅延変動< 50ps
  • 位相ジッタPCIe Gen4 < 0.5ps rms
  • 位相ジッタQPI/UPI > = 9.6GB/s < 0.2ps rms
  • 位相ジッタIF-UPI < 1.0ps rms

アプリケーション

  • サーバ
  • ストレージ
  • ネットワーク
  • SSD

9ZXL1951Dクロック・バッファのブロック図

ブロック図 - Renesas Electronics 9ZXL1951Dクロックバッファ
公開: 2018-07-04 | 更新済み: 2023-01-25