Texas Instruments LMK0482xシンセサイザとジッタクリーナ
Texas Instruments LMK0482x超低ノイズシンセサイザ&ジッタクリーナは、業界で最高性能のクロックコンディショナで、JEDEC JESD204Bに対応しています。PLL2からの14個のクロック出力を構成すると、7個のJESD204BコンバータあるいはデバイスおよびSYSREFクロックを使用したその他のロジックデバイスを駆動できます。SYSREFは、DCおよびAC結合を使用して実現できます。JESD204Bアプリケーションに対する制限はありません。14個の出力はそれぞれ、従来のクロッキングシステム向けに高性能出力として個別に構成できます。 機能には、電力やパフォーマンス、デュアルVCO、ダイナミックデジタル遅延、ホールドオーバーの間のトレードオフ、およびアナログディレイをグリッチする能力があります。これらの機能によってLMK0482xファミリは、柔軟性がある高性能クロックツリー設計が可能になります。LMK0482x-EPデバイスにはゴールドボンドワイヤ、–55~+105°Cの温度範囲が備わっており、SnPbリード仕上げが含まれています。特徴
- JEDEC JESD204B support
- Ultra-low RMS jitter
- 88fs RMS jitter (12kHz to 20MHz)
- 91fs RMS jitter (100Hz to 20MHz)
- -162.5dBc/Hz noise floor at 245.76MHz
- Up to 14 differential device clocks from PLL2
- Up to 7 SYSREF clocks
- 3.1GHz Maximum clock output frequency
- LVPECL, LVDS, HSDS, and LCPECL
- Programmable outputs from PLL2
- Up to 1 buffered VCXO/crystal output from PLL1, LVPECL, LVDS, 2xLVCMOS programmable
- Dual loop PLLatinum™ PLL architecture
- PLL1
- Up to 3 redundant input clocks
- Automatic and manual switch-over modes
- Hitless switching and LOS
- Integrated low-noise crystal oscillator circuit
- Holdover mode when input clocks are lost
- Up to 3 redundant input clocks
- PLL2
- Normalized (1Hz) PLL noise floor of -227dBc/Hz
- Phase detector rate up to 155MHz
- OSCin frequency-doubler
- Two integrated low-noise VCOs
- 50% duty cycle output divides, 1 to 32 (even and odd)
- Precision digital delay, dynamically adjustable
- 25ps step analog delay
- Multi-mode: dual PLL, single PLL, and clock distribution
- Industrial -40°C to +85°C temperature range
- Supports +105°C PCB temperature (measured at thermal pad)
- 3.15V to 3.45V operation
- 64-pin QFN package (9.0mm × 9.0mm × 0.8mm)
アプリケーション
- Wireless infrastructure
- Data converter clocking
- Networking, SONET/SDH, and DSLAM
- Medical
- Video
- Military/aerospace
- Test and measurement
ビデオ
Simplified Schematic
公開: 2016-01-06
| 更新済み: 2025-10-31
