Texas Instruments SN74AUP1T32 2入力、正論理ORゲート

Texas Instruments SN74AUP1T32 2入力、正論理ORゲートは、出力が電源V CC を基準とする論理レベル変換アプリケーション用に指定され、ブール関数Y = A + BまたはY = A\ • B\ を実行します。AUPテクノロジーは、動作時のバッテリ寿命を延ばすために設計された低電力論理テクノロジーです。すべての入力レベルは、単一の3.3Vまたは2.5V VCC 電源のいずれかで動作しながら、1.8V LVCMOS信号を受け入れます。また、この製品は優れたシグナルインテグリティも維持します。

2.3V〜3.6Vの広いVCC 範囲により、出力レベルを切り替えて外部コントローラやプロセッサに接続することが可能になります。シュミット・トリガ入力(負の入力遷移と正の入力遷移の間のΔV T =210mV)は、スイッチング遷移中のノイズ耐性を向上させ、特にアナログ混在モード設計で有用です。シュミット・トリガ入力は、入力ノイズを除去し、入力信号の遷移を緩やかにし、出力信号の完全性を保証します。

Ioff は、パワーダウン状態(VCC =0V)を可能にする機能であり、ポータブルおよびモバイルアプリケーションで重要です。VCC =0Vの場合、0V〜3.6Vの信号をデバイスの出力と入力に適用できます。このような条件下では、デバイスに損傷は生じません。Texas InstrumentsのSN74AUP1T32は、高駆動出力によって発生するオーバーシュート、アンダーシュート、およびライン反射を低減するために、4mAの最適化された電力駆動能力で設計されています。

特徴

  • 単一電源電圧トランスレータ
  • 出力レベル 最大供給VCCCMOS レベル
    • 1.8V〜3.3V(VCC = 3.3Vの場合)
    • 2.5V〜3.3V(VCC = 3.3Vの場合)
    • 1.8V〜2.5V(VCC = 2.5Vの場合)
    • 3.3V〜2.5V(VCC = 2.5Vの場合)
  • シュミット・トリガ入力は入力ノイズを除去し、より優れた出力シグナルインテグリティを提供します。
  • Ioff は部分的なパワーダウンに対応 (VCC = 0V)
  • 0.1µAの非常に低い静的消費電力
  • 0.9µAの非常に低いダイナミック消費電力
  • ラッチアップ性能は、JESD78、クラス II に従い、100mAを上回ります。
  • SC-70 (DCK) 鉛フリーパッケージもご用意あり(2mm x 2.1mm x 0.65mm (高さ1.1mm))
  • JESD 22に従ってESD性能をテスト済み
    • 2000V人体モデル(A114-B クラス II)
    • 1,000Vデバイス帯電モデル(C101)

アプリケーション

  • バッテリ寿命
  • ポータブルおよびモバイルアプリケーション
  • アナログ混合モード設計

ビデオ

論理図(ORゲート)

アプリケーション回路図 - Texas Instruments SN74AUP1T32 2入力、正論理ORゲート
公開: 2025-02-13 | 更新済み: 2025-02-24