Texas Instruments SN74SSTA32864 25ビット構成式レジスタバッファ

Texas Instruments SN74SSTUB32864は、差動クロック（CLK、CLK）から動作します。データはCLKの交差時に登録され、CLKは高くなります。C0入力は、レジスタA構成（低の場合）からレジスタB構成（高の場合）にいたるまで、1:2ピン配列のピン配列構成を制御します。C1入力は、25ビット1:1（低の場合）～14ビット1:2（高の場合）のピン配列構成を制御します。C0およびC1は、通常の動作中は切り替えることはできません。レジスタを目的のモードに設定するには、制御を有効な低または高レベルに配線する必要があります。25ビット1:1ピン配列構成では、A6、D6、H6端子は「低」に駆動されるため、（DNU）ピンを使用しないでください。

DDR2 RDIMMアプリケーションでは、RESETはCLKとCLKに対して完全に非同期であるように指定されている そのため、両者の間でタイミング関係を確保することはできません。リセットに入るとレジスタがクリアされ、差動入力レシーバの無効化に必要な時間に比べデータ出力がすばやく「低」に駆動されます。ただし、リセットが開始されると、レジスタは差動入力レシーバの有効化に必要な時間よりも早く有効になります。データ入力が「低」でありRESETの「低」から「高」への遷移の時間中に入力レシーバが完全に有効になるまでクロックが安定している限り、SN74SSTUB32864の設計によって出力が「低」のまま維持されることが保証されるため、出力にグリッチがなくなります。