Texas Instruments TMS320VC5506固定小数点デジタル信号プロセッサ
Texas Instruments TMS320VC5506固定小数点デジタル信号プロセッサ(DSP)は、TMS320C55x DSP世代CPUプロセッサ・コアに基づいています。Texas Instruments TMS320C55x DSPアーキテクチャは、電力損失の低減に焦点を当てた並列性の向上によって、ハイパフォーマンス・低電力を達成しています。CPUは、1つのプログラムバス、3つのデータ読み取りバス、2つのデータ書き込みバス、周辺機能とDMAアクティビティ専用の追加バスで構成されている内部バス構造をサポートしています。これらのバスは、単一のサイクルでの最大3つのデータを読み取りと2つのデータ書き込み能力を提供しています。同時に、DMAコントローラは、CPUアクティビティに関係なくサイクルごとに最大2つのデータ転送を実行できます。TMS320C55x CPUは、2つの積和演算(MAC)ユニットを実現しており、それぞれ1つのサイクルで17ビット x 17ビット乗算を行うことができます。中央の40ビット演算/論理ユニット(ALU)は、追加の16ビットALUによってサポートされています。ALUの使用は、命令セット制御の下で行い、並列アクティビティと電力消費を最適化できます。これらのリソースは、TMS320C55x CPUのアドレスユニット(AU)とデータユニット(DU)で管理されています。TMS320C55x DSP発生は、コード密度の向上を目的に可変バイト幅命令セットをサポートしています。インストラクションユニット(IU)は、プログラムユニット(PU)を指示する内部または外部メモリとキューから32ビットのプログラム取り出します。プラグラム装置は指示をデコードし、AUとDUリソースへのタスクを指示し、完全に保護されたパイプラインを管理します。予測分岐機能は、条件付きの指示を実行する時にパイプラインのフラッシュを回避します。
TMS320VC5506にある128Kバイトのオンチップメモリは、数多のハンドヘルド家電製品、ポータブルGPSシステム、ワイヤレス・スピーカーフォン、ポータブルPDA、ゲーム機器に十分です。これらの家電製品の多くには、一般的に64Kバイト以上のオンチップメモリ、128Kバイト未満のメモリが必要で、時間の60%から70%以上の間はスタンバイモードで動作する必要があります。128Kバイト以上のオンチップメモリ、256Kバイト未満のオンチップメモリを必要とするアプリケーションを対象に、Texas Instrumentsは、TMS320C55x DSPコアに基づいたTMS320VC5509Aデバイスを提供しています。
TMS320C5506周辺セットには、EPROMおよびSRAMのような非同期メモリだけでなく、同期DRAMといったハイスピード高密度メモリへのグルーレス・アクセスを実現している外部メモリ・インターフェイス(EMIF)が搭載されています。その他のペリフェラルには、汎用シリアルバス(USB)、リアルタイム・クロック、Watchdogタイマ、I2Cマルチ・マスタとスレーブ・インターフェイスがあります。3つのフルデュプレックス・マルチチャンネル・バッファ・シリアルポート(McBSPs)は、さまざまな業界スタンダードのシリアルデバイスおよび最大128の独立した対応チャンネルが搭載されているマルチチャンネル通信を対象としたグルーレス・インターフェイスを実現しています。DMAコントローラは、CPUの介入を必要とせずに6つの独立したチャンネル・コンテキストのためのデータ移動を実現しており、1サイクルあたり最大2つの16ビット対応ワードのDMAスループットを実現しています。2個の汎用タイマ、最大8本の専用汎用I/O(GPIO)ピン、デジタル位相ロックループ(DPLL)クロック生成も含まれています。
特徴
- 高性能、低消費電力、固定小数点のTMS320C55™デジタル信号プロセッサ
- 9.26ns命令サイクル時間
- 108MHzクロックレート
- サイクルあたり1つ/2つの命令を実行
- デュアル積演算装置[1秒あたり最大216億回の積和演算(MMACS)]
- 2つの演算/論理ユニット(ALU)
- 3つの内部データ/オペランド読取バス、2つの内部データ/オペラント書込バス
- で構成されている64K × 16ビット対応オンチップRAM
- 4K × 16ビットの64KbyteのデュアルアクセスRAM(DARAM)8ブロック
- 64Kbyteのワン待機状態オンチップROM(4K × 16ビット)
- オンチップ・ブートローダ
- 8M × 16ビットの最大アドレス指定可能外部メモリスペース(同期DRAM)
- GPIO機能が搭載された16ビット外部メモリインターフェイス(EMIF)で、
- 非同期静的RAM(SRAM)
- 非同期EPROM
- 同期DRAM(SDRAM)
- 6つのデバイス機能ドメインのプログラマブル低電力制御
- オンチップ・スキャンベースのエミュレーション・ロジック
- オンチップペリフェラル
- 20ビット対応タイマ2個
- 監視タイマー
- 6チャンネル対応ダイレクトメモリアクセス(DMA)コントローラ
- 3つのマルチチャンネルバッファシリアルポート(McBSP)
- プログラマブル位相ロック・ループクロック発生器
- 7本(LQFP)または8本(BGA)の汎用I/O(GPIO)ピンと汎用出力ピン(XF)
- バルク、割り込み、アイソクロナント転送に対応しているUSBフルスピード(12Mbps)スレーブポート
- 集積回路間(I2C)マルチマスタおよびスレーブ・インターフェイス
- 水晶入力、個別のクロック・ドメイン、電源が搭載されたリアルタイム・クロック(RTC)
- IEEE Std 1149.1(JTAG)境界スキャン論理
- パッケージ
- 144端子の低背クワッド・フラットパック (LQFP) (末尾がPGE)
- 179端子MicroStar BGA™(ボール・グリッド・アレイ)(末尾がGHHおよびZHH)
- 1.2Vコア(108MHz)、2.7V~3.6V I/O
機能ブロック図
