Texas Instruments DRA821x Jacinto™ 64ビット・プロセッサ
Texas InstrumentsDRA821xJacinto™ 64 ビット プロセッサは、Armv8アーキテクチャに基づいており、クラウド接続を備えたゲートウェイ システム用に最適化されています。システム・オン・チップ（SoC）設計は、—特にシステムMCU、機能安全およびセキュリティ機能、高速通信用のイーサネット・スイッチなどの統合により、システム・レベルのコストと複雑さを低減する。統合された診断機能と機能安全機能は、ASIL-D および SIL3認証要件を対象としています。PCIeコントローラとTSN対応のギガビット・イーサネット・スイッチにより、リアルタイム制御と低レイテンシ通信が可能になります。
最大4つの汎用Arm® Cortex®-R5Fサブシステムにより、ローレベルのタイミング重視の処理タスクに対処でき、ARM Cortex-A72コアを高度なクラウド・ベースのアプリケーションに使用できます。Jacinto DRA821xプロセッサは、拡張MCU (eMCU)ドメインのコンセプトを採用しています。このドメインは、ASIL-D/SIL-3などのより高度な機能安全性の実現を目的としたメイン・ドメインのプロセッサとペリフェラルのサブセットです。機能ブロック図では、eMCUに属するIPに焦点を当てて示しています。
特徴
- プロセッサ・コア
- 最大2.0GHz、24KDMIPSでのデュアル64ビットArm Cortex-A72マイクロプロセッサ・サブシステム
- デュアルコアArm Cortex-A72クラスタあたり1MB L2共有キャッシュ
- A72コアあたり32KB L1 DCacheおよび48KB L1 ICache
- 4× Arm Cortex-R5F MCU、最大1.0GHzで動作、オプションのロックステップ動作、8K DMIPS
- 32K I-キャッシュ、32K D-キャッシュ、64K L2 TCM
- 2× 絶縁MCUサブシステムのArm Cortex-R5F MCU
- 2× 一般的なコンピュート・パーティションのArm Cortex-R5F MCU
- 最大2.0GHz、24KDMIPSでのデュアル64ビットArm Cortex-A72マイクロプロセッサ・サブシステム
- メモリ・サブシステム
- ECC とコヒーレンシを備えたオンチップ L3 RAM の1MB
- ECCエラー保護
- 共有コヒーレントキャッシュ
- 内部DMAエンジンに対応
- 外部メモリインターフェイス（EMIF）モジュール（ECC搭載）
- JESD209-4B仕様に準拠したLPDDR4メモリ・タイプをサポート（バイト・モードLPDDR4メモリ、または17行を超えるアドレス・ビットを持つメモリはサポート対象外）
- 最速3200MT/sまでのスピードをサポート
- インラインECC付きで最高12.8GB/sの32ビットおよび16ビット・データ・バス
- 汎用メモリコントローラ（GPMC）
- メイン ドメインの512KBオンチップ SRAM、ECC で保護
- ECC とコヒーレンシを備えたオンチップ L3 RAM の1MB
- 仮想化
- ARM Cortex-A72のハイパーバイザ・サポート
- 独立した処理サブシステム、Arm Cortex-A72、Arm Cortex-R5F、分離セーフティMCUアイランド付き
- IO仮想化をサポート
- 低レイテンシ広帯域幅ペリフェラル・トラフィック用のペリフェラル仮想化ユニット（PVU）
- メモリとペリフェラルの分離用のマルチ領域ファイアウォールのサポート
- イーサネット、PCIe、DMAによる仮想化サポート
- デバイスセキュリティ(一部の部品番号):
-
- セキュアランタイムをサポート:
- 顧客プログラマブルルートキー、最大RSA-4KまたはECC-512
- 組み込みハードウェアセキュリティモジュール
- 暗号ハードウェア・アクセラレータ – ECC、AES、SHA、RNG、DES、3DESでのPKA
- 機能安全:
- 機能安全に準拠したターゲット（一部の部品番号）
- 機能安全アプリケーション用に開発済
- ASIL-D/SIL-3までを対象としたISO 26262およびIEC 61508機能安全システム設計を支援するための資料を提供予定
- ASIL-D/SIL-3に準じた体系的な機能
- MCUドメインを対象としたASIL-D/SIL-3までのハードウェア整合性
- メインドメインの拡張 MCU (EMCU) 部分を対象とした ASIL-D/SIL-3までのハードウェア整合性
- メイン・ドメインの残りの部分を対象としたASIL-B/SIL-2までのハードウェア整合性
- メイン・ドメインの残りの部分とEMCUとの間に設けられたFFI分離
- 安全関連認定
- ISO 26262、IEC 61508（認証）を計画中
- Q1で終わる部品番号バリアントでのAEC-Q100認定
- 機能安全に準拠したターゲット（一部の部品番号）
- 高速インターフェース
- 最大4つ(DRA821U4) または2つ(DRA821U2)の外部ポートをサポートする統合型イーサネット TSN/AVB スイッチ：
- 1つのポートが5Gb、10Gb USXGMII/XFIをサポート
- すべてのポートが2.5Gb SGMIIをサポート
- すべてのポートが1Gb SGMII/RGMIIをサポート
- DRA821U4：任意のシングル・ポートがQSGMIIをサポート可能（4つの内部ポートすべてを使用）
- ノンブロッキング・ワイヤレート・ストア・アンド・フォワード・スイッチ
- VLAN間（レイヤ3）ルーティングのサポート
- IEEE 1588による時間同期のサポート（Annex D、E、F）
- トラフィック・スケジューリング、シェーピング用TSN/AVBのサポート
- デバッギングと診断用のポート・ミラーリング機能
- ポリシングおよびレート制限のサポート
- セーフティMCUアイランドに1つのRGMII/RMIIポート
- 最大4つ(DRA821U4) または2つ(DRA821U2)の外部ポートをサポートする統合型イーサネット TSN/AVB スイッチ：
- 1つのPCI-Express Gen3コントローラ：
- オートネゴシエーションによるGen1、Gen2、Gen3の動作
- 4×レーン
- 1つの USB 3.1 Gen1デュアルロール・デバイス・サブシステム：
- Type-Cスイッチングをサポート
- 個別にUSBホスト、USBペリフェラル、またはUSBデュアルロール・デバイスとして構成可能
- 車載用インターフェイス
- 20個のCAN-FD ポート
- 12個の UART（Universal Asynchronous Receivers/Transmitter）
- 11個のシリアル・ペリフェラル・インターフェイス（SPI）
- 1つの8チャネルADC
- 10個のI2C™（Inter-Integrated Circuit）
- 2つのI3C（Improved Inter-Integrated Circuit）
- オーディオインターフェイス：
- 3×マルチチャンネル・オーディオ・シリアル・ポート（McASP）モジュール
- フラッシュメモリ・インターフェイス
- eMMC™5.1（Embedded Multi-Media Card）インターフェイス
- 最大HS400の速度をサポート
- eMMC™5.1（Embedded Multi-Media Card）インターフェイス
- 1つのSecure Digital 3.0/Secure Digital Input Output 3.0（SD3.0/SDIO3.0）インターフェイス
- 1つのOctal SPI / Xccela™ / HyperBus™ メモリ・コントローラ（HBMC）インターフェイス
- 16nm FinFET技術
- 17.2mm x 17.2mm、0.8mmピッチ、IPC Class 3 PCB
アプリケーション
- 車載用ゲートウェイ
- 車体制御
- 車体制御モジュール
- テレマティクス制御装置
- V2X/V2V
- ファクトリ・オートメーション・ゲートウェイ
- コミュニケーション装置
- 産業輸送
- ビル・オートメーション・ゲートウェイ
機能ブロック図
関連開発ツール
Texas Instruments J721EXCP01EVM コモンプロセッサボード
自動車および産業市場におけるビジョン分析およびネットワーキング・アプリケーションを評価することができます。
公開: 2023-03-07
| 更新済み: 2024-01-16