Texas Instruments LMK04208超低ノイズクロックジッタクリーナ
Texas Instruments LMK04208超低ノイズクロックジッタクリーナは、高度なクロックのジッタのクリーニング、生成、分配付きの高性能クロックコンディショナです。 このデバイスには、次世代システムの要件を満たす高度な機能が備わっています。 デュアルループPLLatinum™アーキテクチャにより、低ノイズのVCXOモジュールを使用して111fsのRMSジッタ（12kHz～20MHz）、または低コストの外付け水晶振動子およびバラクタダイオードを使用して200fs以下のRMSジッタ（12kHz～20MHz）を実現できます。 デュアルループアーキテクチャは、2つの高性能な位相調整されたループ（PLL）、低ノイズの水晶発振器回路、高性能な電圧制御発振器（VCO）で構成されます。 最初のPLL（PLL1）は低ノイズのジッタクリーナ機能を提供し、2番目のPLL（PLL2）はクロック生成を行います。
特徴
- Ultra-low RMS jitter performance
- 111fs, RMS jitter (12kHz to 20MHz)
- 123fs, RMS jitter (100Hz to 20MHz)
- Dual loop PLLatinum™ PLL architecture
- PLL1:
- Integrated low-noise crystal oscillator circuit
- Holdover mode when input clocks are lost
- Automatic or manual triggering/recovery
- PLL2:
- Normalized PLL noise floor of –227dBc/Hz
- Phase detector rate of up to 155MHz
- OSCin frequency-doubler
- Integrated low-noise VCO or external VCO mode
- Two redundant input clocks with LOS
- Automatic and manual switch-over modes
- 50% duty cycle output divides, 1 to 1045 (even and odd)
- Six LVPECL, LVDS, or LVCMOS programmable outputs
- Digital delay (fixed or dynamically adjustable)
- 25ps step analog delay control
- Seven differential outputs, up to 14 single-ended
- Up to six VCXO/crystal buffered outputs
- Clock rates of up to 1536MHz
- 0-delay mode
- Three default clock outputs at power-up
- Multi-mode: dual PLL, single PLL, and clock distribution
- –40°C to +85°C industrial temperature range
- 3.15V to 3.45V operation
- 64-Pin WQFN package (9mm × 9mm × 0.8mm)
アプリケーション
- Data converter clocking
- Wireless infrastructure
- Networking, SONET/SDH, DSLAM
- Medical, video, military, and aerospace
- Test and measurement
Simplified Schematic
Associated Development Tool
Texas Instruments LMK04208EVMクロックジッタクリーナEVM
テスト機器またはその他の評価ボードを用いて、LMK04208の評価が可能になります。
公開: 2016-10-27
| 更新済み: 2022-03-11